【VLSI】富士通开发出32nm工艺CMOS技术，不使用新型金属栅极材料并且降低了成本--技术在线!

HOME > 新闻一览 > 【VLSI】富士通开发出32nm工艺CMOS技术，不使用新型金属栅极材料并且降低了成本

【VLSI】富士通开发出32nm工艺CMOS技术，不使用新型金属栅极材料并且降低了成本

DATE	2008/06/18

　　【日经BP社报道】

富士通开发的CMOS结构。技术说明会上的发布资料。

nMOS为NiSi/多结晶硅两层栅极结构。

pMOS为基于NiSi的完全硅化栅极结构

　　富士通研究所与富士通微电子联合开发出了能够以低成本制造32nm工艺CMOS的方法。该方法只在pMOS中导入通过完全硅化（FUSI）形成的金属栅极。因追加工序而增加的成本不足1％。与45nm工艺相比，CMOS高速版的耗电量可减少20％，低电力版可减少40％。开发小组将在2008年6月17～20日于美国夏威夷举行的“2008 Symposium on VLSI Technology”上公布该成果（演讲序号15.2、15.3、19.2）。

追加工序数为原方法的1/6

　　该方法中，nMOS采用的是NiSi/多结晶硅两层栅极，pMOS采用的是NiSi完全硅化栅极。追加工序数只有一个，是向nMOS和pMOS两者导入新型金属栅极材料时所需工序数的1/6。这是首次只在单侧MOS中采用完全硅化栅极，在工艺制造过程中“需要有非常丰富的经验”（富士通研究所硅技术开发研究所所长杉井寿博）。

　　nMOS方面，在多结晶硅栅极中添加杂质以改变晶格常数，并对沟道进行拉伸变形，从而提高了驱动力。电源电压为1V时的导通电流比原来增加22％，达到了1mA/μm（截止电流为100nA/μm）。pMOS方面，采用金属栅极，抑制了栅极空洞化，从而提高了驱动力。电源电压为-1V时的导通电流比原来增加10％，达到了650μA/μm（截止电流为100nA/μm）。此次，虽然栅极绝缘膜采用的是硅氧化膜，但量产时“准备采用高介电率（high-k）栅极绝缘膜”（杉井）。

　　富士通之所以只在pMOS采用金属栅极，是出于在nMOS中采用金属栅极“未必是好办法”（杉井）的考量。富士通给出了这样认为的两个理由。第一，在nMOS中，栅极空洞化的影响要比pMOS小，采用金属栅极并不是必须的。第二，在nMOS中，金属栅极缓解SiN Liner膜造成的形变后，会使驱动力下降。因此，即使在nMOS中采用金属栅极，只会带来成本的上升，却难以获得与成本增加相应的性能提高。（记者：大下淳一）

■日文原文
【VLSI速報】富士通の32nm向けCMOS技術，新規メタルゲート材料を使わず低コスト化

■相关报道
【ISSCC】富士通采用CMOS开发出77GHz频带放大器面向低价位毫米波雷达

 【VLSI】富士通发布45nm低漏电版CMOS 扩大了多孔low-k膜的应用范围

 东芝、NEC电子、富士通商讨合作开发32nm工艺半导体制造技术

■读者反馈
感谢您的意见反馈！
读者反馈的意见不代表日经BP社的立场与观点。日经BP社对读者反馈的内容的信赖性和合法性不做任何保证。由读者反馈引发的任何纠纷，日经BP社不担负任何责任。请读者本着对自己的反馈负责的态度利用本服务。

更多展会