HOME > 半导体/微器件 > 东芝利用Synopsys布局设计工具 将90nm工艺SoC运行速度提高10%
东芝利用Synopsys布局设计工具 将90nm工艺SoC运行速度提高10%
DATE 2005/06/10 印刷用网页

  【日经BP社报道】 美国Synopsys公司日前宣布,东芝SoC研究开发中心已决定采用该公司的自动布局设计工具“IC Compiler”(发布资料)。东芝计划今后在包括MeP(媒体嵌入处理器)在内的90nm工艺SoC(系统级芯片)开发中使用IC Compiler。

  IC Compiler是一款希望通过一次性完成物理合成、布线设计和时钟树合成,提高设计匹配性的EDA工具。据称,东芝在导入过程中,使用由90nm工艺半导体技术生产的时钟频率为400MHz的逻辑芯片,对该工具的性能进行了测试。结果,时钟频率提高10%,设计时间也缩短了。据东芝称,轻松完成了将IC Compiler移植到该公司现有设计流程的工作。(记者:大石 基之)

■日文原文
東芝,Synopsysのレイアウト設計ツールで90nm世代のSoCを10%高速化

■相关报道
Synopsys发布可进行动态分析的Power Integrity工具

瑞萨在90nm芯片中采用Synopsys的Star-RCXT

东芝采用Synopsys的EDA工具将SoC耗电降低40%



Nikkei Electronics

读者评价
发表您对本文的意见

网站地图 站内检索

北京奥运科技专题 EeePC专辑 日本企业家谈失败 日本企业家谈失败 MacBook Air拆解 有机EL电视拆解 最新手机拆解 另一只眼看中国 新车试驾 中国家电市场调查